曝光台 注意防骗
网曝天猫店富美金盛家居专营店坑蒙拐骗欺诈消费者
FCDC 的功率消耗是10W。
(2) 机械设计
FCDC 的机械设计导致下列结果:
(a) ARINC 600 壳体,尺寸2MCU,尺寸2 插头。
(b) 该FCDC 盒含有二块印刷电路板:
1 分为两个组件的一块板: 处理器组件和电源组件。
EFF: ALL 27-95-00 Page 8
Feb 01/98
CES
2 专用于五个I/O组件的一块板:
- I/O 组件 1 和 3:ELAC 1/SEC 1
- I/O 组件2 和 4:ELAC 2/SEC 2/SEC 3
- I/O 组件5:CFDIU/FWCs。
这些板从计算机的前面插入。
通过三根扁平钢索(16 位I/O 数据总线)确保在I/O 面板和CPU 板
之间的连接。
(c) 一个高频高压电源屏蔽罩含有一个插入式程序存储模块(OBRM:在板上可
重新编程的模块)。
(d) 后面板组件含有母板,I/O 插头,保护板和电源输入插头:
1 在I/O信号方面母板和I/O接头允许ARINC接头和功能板之间的相互连
接。
2 保护板和电源输入插头允许在ARINC插头和PS板之间的互相连接作为
电源。
(e) FCDC 的重量是 2.3 公斤。
(f) 热量的设计允许设备在没有任何空气冷却的情况下操作2 个小时。
EFF: ALL 27-95-00 Page 9/10
Feb 01/98
CES
FCDC 基本接口
图005
EFF: ALL 27-95-00 Page 11
Feb 01/98
CES
FCDC 内的组件的构型
图006
EFF: ALL 27-95-00 Page 12
Feb 01/98
CES
B. CPU/PS 板
方块图显示CPU/PS板。(参见图 007)
(1) 中央处理系统
用16位微处理器MC 68000作为FCDC的CPU。
(2) 时钟信号发生器
FCDC的APP时钟源自一个单晶体振荡器(10 MHz)。
(3) 计时器
装有一个以2.0 ms 为基点的计时器提供一个用于软件循环的实时基准。
装有第二个记时器用于监控总线上的交联。
如发生记时结束,总线循环放弃且处理器进入一个限制程序以处理这例外的
状况。
第三种计时器是一个自动监控器计时器。该CFU 必须每25 ms 通过访问一个
特定的地址复位此计数器。
(4) 中断系统
从CPU 时钟得到一个以2.0 ms 的间隔时间的实时时钟(RTC)。此实时时钟在
等级 3 中断CPU。
当自动监控计时器发送一个暂停信号时,在第一级上发生一次中断。这个时
间已到信号表明自动监控计时器已25 毫秒没有通过系统软件复位。
第7 级上可以产生一个中断用于测试目的。
中断概要:
水平事件- 来源
1 暂停- 监控器
2 没使用
3 2.0 ms - RTC
4-7 没使用
例外例外- H/W-或PROG。故障
重新设定重新设定- 电源接通,自检
备注: 1->最低,
2->最高中断水平
EFF: ALL 27-95-00 Page 13
Feb 01/98
CES
方块图-处理器板
图007
EFF: ALL 27-95-00 Page 14
Feb 01/98
CES
(5) 存储器
四个不同类型的存储是在CPU/PS 板上执行的:
- 系统内部 EPROM(16 K 字节)
- EEPROM(32 K 字节)
- RAM(16 K 字节)
- OBRM EPROM(256 K 字节)(以 150 nsec 存取时间)最初设定,BITE。
(6) 电源丧失监控
设施用来监控电源中断的持续时间。
如发生电源关闭且电源在3 秒内返回,一个离散信号将置于 0.否则,信号将
是 1.
五个附加离散信号指示I/O 段第二级正/负15V 输电线的状态。
一个0 表明相应 I/0 段提供加或减 15V。
也使用一个离散信号监控FCDC FAIL 继电器位置。
EFF: ALL 27-95-00 Page 15
Feb 01/98
CES
C. 程序存储组件
(1) 特性
在高频高压电源屏蔽罩箱中装有一个插入式存储器模块。
这EPROM-类型记忆有一个 256 K 字节容量,224 K 字节运用软件,32 K 字
节(保护)用于地面测试软件。
它通过一个53 针插头直接连到处理器组件。
(2) 操作
为改变此程序,需要简单地从部件中拆下组件并插入改编程序版本。
程序存储组件的拆卸引起处理器进入定义的停止状态。
该程序存储器组件的插入开始重新启动和自检程序。
该接地测试软件是用于车间维护,对此软件的接近是受保护的(避免在操作模
式时过早接近)保护方法是用一个机械装置,一旦接通,则引起飞机上的FCDC
FAULT 出现。
(参见图 008)
D. I/O 接口
该I/O 接口提供用于ARINC 429,离散和模拟信号的必需的输入/输出保护,调节和
缓冲。
I/O 信号的最大数字可能是:
- 15 个 ARINC 429 输入通道(低速)
- 5 个 ARINC 429 输入通道(低速用于内部环绕)
- 5 个 ARINC 429 输出通道(低速)
- 40 个离散输入
- 20 个离散输出
- 4 个模拟输入。
这些信号细分为五独立部份。四个这些段是完全相同的并在两个板上成对识别。
剩余的第五段分配到第三I/O 板。
2 个I/O 段之间无直接的数据流。此通讯完全地受控制于处理器组件。
(1) I/O 段1 到4
I/O 段1 到4 专用于EFCS 计算机(ELAC 和SEC)。
(参见图 009)
方块图显示一个I/O 段的主要部件。
它们是:
- 总线接口
EFF: ALL 27-95-00 Page 16
Feb 01/98
CES
软件选择-流程图
图008
EFF: ALL 27-95-00 Page 17
Feb 01/98
CES
I/O(输入/输出)-段1 到4 的方块图
图009
EFF: ALL 27-95-00 Page 18
Feb 01/98
CES
- 接近支持
- ARINC429 输入/输出
- 离散输入
- 离散输出。
(a) 总线接口
处理器组件的接口含有一个用于数据的16位双向的驱动器,以
及缓冲区的地址和控制线路。
(b) 接近支持电路
访问支援电路译出寻址信号,产生控制信号并缓存中介数据。
(c) ARINC429 输入/输出
此ARINC 429段根据ARINC规范设计用于接收和输送信号。
该设计基于HARRIS HS-3282和HS-3182芯片。
图解该构型。
(参见图 010)
中国航空网 www.aero.cn
航空翻译 www.aviation.cn
本文链接地址：
A320中文AMM手册7(90)
